### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-072321

(43) Date of publication of application: 27.03.1991

(51)Int.Cl.

(22)Date of filing:

G02F 1/1333 1/136 G02F

(21)Application number : 01-209770

14.08.1989

(71)Applicant: SHARP CORP

(72)Inventor: KATO HIROAKI

NAKAZAWA KIYOSHI **IMAYA AKIHIKO** KATAYAMA MIKIO

NAGAYASU TAKAYOSHI


KANAMORI KEN

#### (54) ACTIVE MATRIX DISPLAY DEVICE

### (57)Abstract:

PURPOSE: To realize a display small in signal delay and high in image quality by providing common trunk wiring which connects storage capacity bus lines electrically at both end parts of the storage capacity bus lines.

CONSTITUTION: Source bus lines 14 are provided crossing parallel gate bus lines 13 a right angles and the storage capacity bus lines 15 are formed in parallel to the gate bus lines 13. Further, a picture element electrode, a thin film transistor(TFT), etc., is formed in a rectangular area encircled with a gate bus lines 13, source bus lines 14 and 14, and a storage capacity bus line 15. Then both end parts of each storage capacity bus line 15 are connected to common trunk wires 19 and 25. external terminals 20 and 21 are provided at both end parts of the common trunk wire 19, and external terminals 26 and 27 are provided at both end parts of the common trunk wire 25 as well. Consequently, signal delay on the storage capacity bus line 15 is reduced, an irregular display is eliminated, and the high image quality is obtained.



## ⑩ 公 開 特 許 公 報 (A) 平3-72321

⑤Int. Cl. ⁵

識別記号

庁内整理番号

49公開 平成3年(1991)3月27日

G 02 F 1/1333

500 500 7610-2H 9018-2H

審査請求 未請求 請求項の数 1 (全7頁)

**匈発明の名称** アクテイブマトリクス表示装置

②特 願 平1-209770

②出 願 平1(1989)8月14日

⑩発 明 者 加 藤 博 章

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑩発 明 者 中 沢 清

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑩発 明 者 今 矢 明 彦

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑩発明者 片山 幹雄

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

勿出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

個代 理 人 弁理士 山本 秀策

最終頁に続く

明 細 書

#### 1. 発明の名称

アクティブマトリクス表示装置

#### 2. 特許請求の範囲

1. 少なくとも一方が透光性を有する一対の基板と、該一対の基板間に封入され印加電圧に応答して光学的特性が変調される表示媒体と、該一対の基板の何れか一方の基板内面にマトリクス状に配列された絵素電極と、該接索電極に対向するを積容量用電極と、該審積容量用電極に接続された背積容量パスラインと、を有するアクティブマトリクス表示装置であって、

該蓄積容量バスライン間を電気的に接続する共 通幹配線が、該蓄積容量バスラインの両端部に設 けられているアクティブマトリクス表示装置。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、蓄積容量を有するアクティブマトリ クス表示装置に関する。

(従来の技術)

従来より、液晶表示装置、 E L 表示装置、ブラ ズマ表示装置等に於いては、マトリクス状に配列 された絵紫電極を選択駆動することにより、画面 上に表示パターンが形成されている。 選択された 絵素電極とこれに対向する対向電極との間に電圧 が印加され、その間に介在する表示媒体の光学的 変調が行われる。この光学的変調が表示パターン として視認される。絵素電極の駆動方式として、 個々の独立した絵素電極を配列し、この絵素電極 のそれぞれにスイッチング素子を連結して駆動す るアクティブマトリクス駆動方式が知られている。 **絵素電極を選択駆動するスイッチング素子として** は、TFT(薄膜トランジスタ)素子、MIM( 金属 - 絶縁 層 - 金属)素子、 MOSトランジスタ 素子、 ダイオード、 バリスタ等が一般的に知られ ている。アクティブマトリクス駆動方式は、高コ ントラストの表示が可能であり、 液晶テレビジョ ン、ワードプロセッサ、コンピュータの端末表示 装置等に実用化されている。

このようなアクティブマトリクス表示装置では、

この表示装置では、ゲートバスライン13に走 査信号が印加されると、TFT16のソース電極 23とドレイン電極24との間が低抵抗となり、 ソースパスライン14に出力された画像信号に応 じた電圧が、絵素容量17及び蓄積容量18に印

リクス基板の概略図を第5図に示す。 尚、第5図では簡単のためにTFT16、 絵素容量17、及び書積容量18の記載を省略してある。 第5図に示すように、各書積容量パスライン15は共通幹配線19に接続され、共通幹配線19の両端には外部端子20及び21が設けられている。

#### (発明が解決しようとする課題)

ゲートバスライン13、ソースバスライン14、及び蓄積容量バスライン15は、金属などの導電性材料で形成されており、それぞれ電気抵抗R(G)、R(S)、R(Cs)を有している。また、これらのバスラインは、交差する他のバスラインは、交流する他のバスラインは、でな量で、G)、C(Cs)、C(Cs)、では、これらの電気抵抗と電気容量との積で表される時定数で(G)、でに引きるに相当する信号遅延が生じる。このような信号遅延により、各バスラインの先端へ進むにつれて遅延することとなる。

加される。この電圧により、 絵素電極と対向電極と対向電圧により、 絵素電極との光学かり 1 3 上の変にでいる。次に、ゲートバスライス電極との間に対抗されてなり、 なったでは、 なったのように、 なったに なったのように 著稿を重し、 なったに なった は でった では 回像 信号の 電圧の 高低により、 中間 調の表示も可能となる。

各蓄積容量18を構成している蓄積容量用電極は、 絵素電極の一部と絶縁膜を介して対向するように設けられ、 前述のように各蓄積容量用電極は 蓄積容量パスライン15に接続されている。 第4 図の表示装置の一方の基板であるアクティブマト

この信号遅延の大きさはゲートバスライン13 及びソースパス配線14上ではそれぞれで(G) 及びで(S)に依存する。しかし、蓄積容量パスライン15上の信号遅延は、で(Cs)と、共通 幹配線6上ので(Css)とを加えた値に依存する。 そのため、外部端子20及び21に加えられた信 号は、まず、共通幹配線19上で遅延し、更に蓄 積容量パスライン15上で遅延することとなる。

第5 図のアクティブマトリクス基板では、共通 幹配線19上の信号遅延は、外部端子20及2 1から最も遠い中央部で最も大きい。また、蓄積 容量バスライン15上の信号遅延は、共通許で、第 5 図の例では基板の右端の中程の部分で最も信号 遅延が大きくなる。この様子を第6図(a)に示す。第6図(a)では表示画面は破線で示されてい 信号遅延の最も大きい絵素電極がAで示されている。第6図(a)の絵素電極がAで示されてい で、第6図(a)の絵素電極がAで示されてい

 $\tau$  (A) =  $\tau$  (P) +  $\tau$  (a)

ここで、 r (P) は第6図(a)の共通幹配線19上の外部端子20及び21からP点までの間の部分に生じる信号遅延、 r (a) は蓄積容量にスライン15上のP点からA点までの部分に生じる信号遅延である。 r (P) は、共通幹配線19の外部端子20又は21からP点までの部分の電気容量 C (P) 及び電気抵抗R (P)の積で表される。 同様に、 r (a)は、蓄積容量バスライン15のP点からA点までの部分の電気容量 C (a)及び電気抵抗R (a)の積で表される。 従って、上記r (A)は

$$\tau (A) = C (P) \cdot R (P)$$

+ C (a) · R (a)

で表される。

潜積容量パスライン15の信号遅延の大きい部分に接続された絵素電極では、ゲートパスライン13にオン信号が加えられている間に、データ信号を充分に書き込むことができない。そのため、表示画面上には信号遅延に基づく不均一な表示が生じることとなる。画面が大型化されるに伴い、

記目的が達成される。

(作用)

第6図(b)に示すように本発明表示装置では、 蓄積容量バスライン15の両端部に共通幹配線1 9及び25が接続された構成を有している。この ような構成では、信号遅延は破線で示す表示画面 の中央のBで示す絵素電極で最も大きくなる。絵 素電極Bに於ける信号遅延τ(B)は

$$\tau$$
 (B) =  $\tau$  (P) +  $\tau$  (b)

で表される。 τ (P) は前述の従来例で説明したように、共通幹配線19上の外部端子20及び21からP点までの部分に生じる信号遅延、又は共通幹配線25上の外部端子26及び27からP、点までの部分に生じる信号遅延である。 τ (b) は、 蓄積容量バスライン15上のP点又はP。 点からB点までの部分に生じる信号遅延である。

審積容量バスライン15上のP点又はP、点からB点までの部分の電気容量C(b)及び電気抵抗R(b)は、前述の第6図(a)のP点からA点までの部分の電気容量C(a)及び電気抵抗R

バスラインの抵抗及び容量が大きくなるので、上述の問題点は顕著に現れる。また、表示画面が精 細化されるに伴い、バスラインの数が多くなるの で、同様に上述の問題点は顕著に現れる。

本発明はこのような問題点を解決するものであ り、本発明の目的は、信号遅延の小さい蓄積容量 バスラインを有するアクティブマトリクス表示装置を提供することである。

(課題を解決するための手段)

(a) の2分の1 であるから

C(b) = C(a) / 2

R(b) = R(a) / 2

となる。従って、

$$\tau$$
 (b) = (C (a) /2) · (R (a) /2)  
=  $\tau$  (a) /4

である。

このように本発明では蓄積容量パスライン15 上の信号遅延が低減され、不均一表示の問題が解 決される。

(実施例)

本発明を実施例について以下に説明する。 第1 図に本発明の表示装置に用いられるアクティブマトリクス基板の概略平面図を示す。 平行するゲートバスライン13に直交して、ソースバスライン13に 平行して蓄積容量バスライン15が形成されている。 ゲートバスライン13に いる。 ゲートバスライン15が形成されている。 ゲートバスライン15が形成されている れている。 尚、第1図では簡単のために絵素電極、 TFT等の記載を省略してある。 各書積容量バス ライン15 の両端部は共通幹配線19及び25 に 接続されている。 共通幹配線19の両端部には、 外部端子20及び21が設けられている。 同様に、 共通幹配線25の両端部には、外部端子26及び 27が設けられている。

第 2 図(a)に共通幹配線 1 9 と蓄積容量バスライン 1 5 との接続部付近を拡大した平面図を示す。第 2 図(b)に第 2 図(a)の B - B 線に沿った断面図を示す。 ガラス基板 1 上にベースコート膜 2 が 3 0 0 0 A の厚さに堆積されている。 ベースコート膜 2 は、 T a 2 O 5、 A i 2 O 3、又は S i 3 O 4 から成る。

ベースコート膜 2 上にはゲートバスライン13 と、 蓄積容量パスライン15 とが同時に形成されている。 蓄積容量パスライン15 の両端部は該パスライン15 の他の部分よりも幅が大きくなっている。 ゲートパスライン13 及び蓄積容量パスライン15 を覆って全面に、 TFTを形成するため

いる。 このように蓄積容量バスライン上の信号遅延が低減されると、不均一表示が解消され、高い 画像品位を有する表示装置が得られる。

第3図(a)に本発明表示装置に用いられるアクティブマトリクス基板の作製途中の段階の平面図を示す。第3図(a)では簡単のために、絵楽電極、TFT、ソースバスライン等の記載を省略してある。本実施例ではゲートバスライン13及び蓄積容量バスライン15は外周部に形成されたガードリング10に接続されている。

第3図(b)に蓄積容量バスライン15と共通 幹配線19との接続部を拡大した平面図を示す。 第3図(c)に第3図(b)のC-C線に沿った 断面図を示す。ガラス基板1上にベースコート膜 2が全面に形成され、ベースコート膜2上にはゲ ートバスライン13及び蓄積容量バスライン15 が同時に形成されている。第3図(a)の政線で 囲まれた領域内のゲートバスライン13及び蓄積 容量バスライン15の上面に、Ta<sub>2</sub>O<sub>5</sub>から成る 陽極酸化膜12が形成されている。ゲートバスラ のゲート絶縁膜 6 が堆積されている。ゲート絶縁膜 6 は蓄積容量パスライン 1 5 の幅の大きい両端部の上で除去され、スルーホール 7 が形成されている。

ゲート絶縁膜 6 上にはソースパスライン1 4 及び共通幹配線19 が同時に形成されている。 共通幹配線19 は各蓄積容量パスライン15 の端部に設けられたスルーホール7 上で幅が大きくなっている。 このスルーホール7 上で幅が大きくなっている。 このスルーホール7 を介して各蓄積容量パスライン15 の他方の端部と共通幹配線19 とが電気的に接続されている。 蓄積容量パスライン15 の他方の端部と共通幹配線25 との接続部も、第2図(a)及び(b)と同様である。

本実施例では書積容量バスライン15の両端部に共通幹配線19及び25が形成されている。従って、前述したように書積容量バスライン15上の信号遅延は、一方の共通幹配線のみを有する従来の表示装置のそれに比較し、4分の1となって

イン13及び蓄積容量パスライン15の上には、 全面に形成されたゲート絶縁膜6が堆積されてい

審徴容量パスライン15の陽極酸化膜12が形成されていない領域には、幅が大きくされた部分が設けられている。 この幅の大きい部分の上のゲート絶縁膜 6 は除去され、スルーホール 7 が形成されている。

ゲートバスライン13及び蓄積容量バスライン15上には、共通幹配線19が陽極酸化膜12及びゲート絶縁膜6を介して形成されている。共通神配線11が分岐し、スルーホール7上に延びている。従って、蓄積容量バスライン15と共通幹配線19とは、スを量が、ストリカの端部と共通幹配線25とある。第3図(b)及び(c)と同はアイン15が高図(b)及び(c)と同はアイン15が高叉で表表である。第3図(b)が10はアイン15から切り離される。

本実施例でも蓄積容量パスライン15の両端部に共通幹配線19及び25が形成され、一方の共通幹配線のみを有する従来の表示装置のに比較し、蓄積容量パスライン上の信号遅延は4分の1となっている。このように蓄積容量パスライン上の信号遅延が低減され、不均一表示が解消されている。

上記実施例ではTFTを用いたアクティブマトリクス型の表示装置について説明したが、本発明はこれに限定されるものではなく、MIM素子、ダイオード、バリスタ等を用いた広範囲の表示装置に用いることができる。また、本発明は表示媒体として液晶以外に、薄膜発光層、分散型EL発光層、プラズマ発光体等を用いた各種表示装置にも用いることができる。

#### (発明の効果)

本発明によれば、信号遅延の小さい蓄積容量バスラインを有するアクティブマトリクス表示装置が提供され得る。 従って、本発明によれば高い画像品位を有する表示装置が得られ、表示装置の大型化、高精細化にも対応することができる。

ング、 1 1 … 枝配線、 1 2 … 陽極酸化膜、 1 3 … ゲートバスライン、 1 4 … ソースバスライン、 1 5 … 蓄積容量バスライン、 1 9, 2 5 … 共通幹配 線、 2 0, 2 1, 2 6, 2 7 … 外部端子。


以上

出願人 シャーブ株式会社 代理人 弁理士 山本秀策


#### 4. 図面の簡単な説明


第1図は本発明の表示装置に用いられるアクテ ィブマトリクス基板の概略平面図、第2図(a) は第1図の蓄積容量バスラインと共通幹配線との 接続部の拡大平面図、第2図(b)は第2図(a) のB-B線に沿った断面図、第3図(a)は本発 明表示装置の他の実施例に用いられるアクティブ マトリクス基板の作製途中の段階を示す平面図、 第3図(b)は第3図(a)の書積容量パスライ ンと共通幹配線との接続部の拡大平面図、第3図 (c) は第3図(b)のC-C線に沿った断面図、 第4図は従来のアクティブマトリクス表示装置の 等価回路図、第5図は第4図の表示装置に用いら れるアクティブマトリクス基板の概略平面図、第 6 図 (a) は従来のアクティブマトリクス表示装 置に於ける信号遅延の説明図、第6図(b)は本 発明のアクティブマトリクス表示装置に於ける信 号遅延の説明図である。


1 … ガラス基板、 2 … ベースコート 膜、 6 … ゲート絶縁膜、 7 … スルーホール、 1 0 … ガードリ




# 特開平3-72321(6)







第6図



第1頁の続き

⑩発 明 者 永 安 孝 好 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社 内

⑩発 明 者 金 森 謙 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社 内